ホーム / ソリューション / AURIX マルチコア 車載ECU 開発
SOLUTION

Infineon AURIX 開発・デバッグ環境

TriCore/AURIX — マルチコアデバッグ × MCDSトレース × AUTOSAR

この構成が解く課題

Infineon AURIX(TriCore)等のマルチコア車載ECUを開発するための一式。マルチコアの同期デバッグ、オンチップトレース(MCDS)、AUTOSAR のタスクトレースを揃えます。UDE はソフトウェアです。実機接続には別売のアクセスデバイス(UAD)が必要です。安全認証が必要な場合は、認証済みRTOSと組み合わせます。

AURIX 開発で必要なもの

Infineon AURIX(TriCore)のマルチコア開発では、デバッグ・トレース・タイミング解析・量産書込みを、同じ MCU 系列に対応したツールでそろえる必要があります。当社で取り扱う構成は次のとおりです。コンパイラ(TASKING 等)は当社の取扱製品ではありませんが、組み合わせの確認はご相談いただけます。

工程当社の取扱製品用途
デバッグPLS UDE(UAD2next・UAD3+)、iSYSTEM BlueBox iC5700(AURIX TC2xx/TC3xx)・iC7maxマルチコアの同期実行・停止、全コアのデバッグ
トレースオンチップの MCDS/MiniMCDS、AURORA トレース(UAD2next は最大 2 レーン、UAD3+ は最大 4 レーン)実行履歴とタイミングの記録・解析
評価の開始Free TriCore Entry Tool Chain(Infineon 無償スターターキット)評価ボードでの試用。量産開発では商用ツールへ移行
タイミング解析iSYSTEM Timing Analysis、AUTOSAR Classic タイミング解析実行時間・応答時間などタイミング要求の検証
RTOS・機能安全SCIOPTA(対応 CPU に AURIX を含む。安全認証版の対象 CPU は要確認)認証取得 RTOS の違いは比較ページ
量産書込みPLS UDE MemTool(UCB・HSM フラッシュに対応)、PEmicro Cyclone LC(AURIX TC2xx/TC3xx)製造ラインでの書込みと自動化

この分野で押さえておく規格・用語

ご相談の際、以下のどれが要件に含まれるかをお知らせいただけると、構成の絞り込みが早くなります。

AURIX / TriCore
Infineonの車載マルチコアMCU。コア間の同期停止ができないと原因究明が困難になります。
MCDS
AURIXのオンチップトレース機構。実行時間の実測とCPU余裕度の立証に使います。
AUTOSAR Classic
ORTI/ARTIベースのOS Awarenessにより、タスク・ランナブル単位のタイミング解析ができます。
ASIL C/D タイミング検証
プログラム/データトレースからCPU余裕度を示す作業。計装のオーバーヘッドが問題になる場合はハードウェアトレースを使います。

推奨構成(8製品)

「中核」は構成の要、「標準」は通常あわせて導入するもの、「代替」は要件により置き換えるもの、「補完」「任意」は必要に応じて追加するものです。

役割製品ブランド概要
中核Universal Debug Engine (UDE)PLSUniversal Debug Engine(UDE)は、PLS のマルチコア対応デバッグ・トレース・テスト統合環境(ソフトウェア)です。
標準UAD2next (Debug + Trace)PLSUAD2next(Universal Access Device 2next)は、UAD ファミリのデバッグ&トレース両対応のオールラウンド機です。UDE と組み合わせ、対応する全32/64bitマイコン・組込みプロセッサへ高速・堅牢に通信します。
代替UAD3+ (High-End Trace)PLSUAD3+(Universal Access Device 3+)は、UAD ファミリの最上位機(High-End Trace/マルチターゲット)です。UDE と組み合わせ、対応する全32/64bitマイコン・組込みプロセッサへ高速・堅牢に通信します。
任意UDE Gang Programmer (量産書込)PLSUDE Gang Programmer は、量産環境でFLASHメモリを同時並列書き込みするユーティリティです。最大8つの書き込みステーションを管理し、書き込み時間の短縮とリソース最適化を実現します。
補完AUTOSAR Classic タイミング解析iSYSTEMAUTOSAR Classic ベースの安全クリティカルなマルチコア車載システムでは、機能安全の立証に高度なタイミング解析が求められます。
補完Timing Analysis (Add-on)iSYSTEMASIL C/D 機能安全要求に応えるタイミング解析。プログラム/データトレースからCPU余裕度を立証。
任意SCIOPTA Safety KernelSCIOPTAダイレクトメッセージパッシング方式の安全認証RTOSカーネル。安全証明書・認証報告書・安全マニュアル付属。
任意UDS Server / ClientSIMMA SoftwareSIMMA の UDS プロトコルスタックは、CAN / CAN-FD / LIN / Ethernet に対応したリアルタイム実装です。サーバ版は ISO 26262 ASIL-B 認定を取得しており、診断機能を機能安全の文脈で安心して組み込めます。

ほかのソリューション

構成のご相談・お見積もり

適用規格、対象MCU、想定数量、時期をお知らせいただければ、構成案と概算を早い段階でご回答します。部分的なご相談だけでも構いません。

最適な製品/開発について相談する → 03-3256-3933